Intel supera limite físico e viabiliza chips hipergrandes
A Intel anunciou um avanço no setor de semicondutores ao superar a chamada “parede de encapsulamento”. Esse obstáculo físico limitava o tamanho e a densidade de chips de alto desempenho. A novidade permite a fabricação de…
A Intel anunciou um avanço no setor de semicondutores ao superar a chamada “parede de encapsulamento”. Esse obstáculo físico limitava o tamanho e a densidade de chips de alto desempenho. A novidade permite a fabricação de chips hipergrandes (Hyper-Large Form Factor ou HLFF), com dimensões de até 240 mm x 240 mm. Esse tamanho equivale a mais de 24 vezes o limite de retícula padrão da indústria.
Com a desaceleração da Lei de Moore, o setor passou a usar a arquitetura de chiplets, na qual pequenos blocos de silício são interconectados em uma única estrutura. No entanto, quanto maior o encapsulamento, maior é o risco de falhas na produção.
O principal problema técnico está no material de selagem (underfill), uma resina injetada para preencher os espaços entre os microchips e o substrato. Em projetos tradicionais, a resina percorre distâncias de até 43 milímetros. Em superfícies maiores, o fluido encontra resistência para escoar, o que pode gerar bolhas de ar. Essas bolhas prejudicam a dissipação de calor e as conexões elétricas.
Tecnologia enfrenta desafios físicos
Para resolver a questão, a equipe de engenheiros da Intel na fábrica Fab 9, em Rio Rancho (Novo México), desenvolveu uma solução em três frentes. Primeiro, os pesquisadores criaram uma resina com menor viscosidade, que permite o fluxo por trajetos mais longos sem perder a integridade mecânica.
Depois, a empresa mudou a forma de aplicação do fluido. A injeção lateral foi substituída por uma dispensação em múltiplos pontos ao mesmo tempo, reduzindo a distância que o selante precisa percorrer. Por fim, o processo de cura térmica foi ajustado para eliminar microbolhas remanescentes, garantindo estruturas sem defeitos.
Nos testes, a Intel validou encapsulamentos EMIB com mais de 5 vezes a escala de retícula, com 18 dies e 12 memórias HBM. Também foram testadas estruturas que superam 7 vezes a escala tradicional. A tecnologia de empilhamento 3D Foveros alcançou resultados em escalas de 2x e 4x.
A fabricante planeja expandir seus pacotes de empacotamento avançado para mais de 12 vezes a retícula até 2028. A medida deve viabilizar o uso de substratos de vidro e impulsionar supercomputadores de inteligência artificial de próxima geração.
